allegrobus房車

㈠ 在用於博士的工程文件進行DRC檢查時，出現ERROR(ORCAP-2207): Check Bus width mismatch 其他沒有問題

剛開始看一樓的沒看懂，後來慢慢摸索終於看懂他說的啥了，成功解決問題。
選中你的dsn文件→tools→create netlist→在pcb editor頁面點擊setup→在configuration file中選你的cadence安裝路徑下的capture中的 allegro.cfg文件即可

㈡ allegro16.6怎麼設置BUS

哦，16.6 是沒有 BUS 了哦，取代它的是 NetGroup, 用那個就行了。那個比 BUS 更好用，可以 NetGroup 裡麵包含其它 NetGroup。以前版本的 Bus 做不到

㈢ Cadence Allegro SPB 16.3常用功能與應用實例精講的目錄

《cadence allegro spb 16.3常用功能與應用實例精講》
第1篇 原理圖設計
第1章 allegro spb 16.3概述 2
1.1 常用eda軟體 2
1.2 cadence 軟體平台構成 3
1.3 allegro spb 16.3的新功能 6
1.3.1 增強設計小型化 7
1.3.2 hdi約束驅動流 8
1.3.3 3d顯示 9
1.3.4 high speed constraint driven flow 9
1.3.5 component placement applications 10
1.3.6 etch edit proctivity enhancements 10
1.3.7 general proctivity enhancements 10
1.3.8 design for manufacturing 11
1.3.9 updates to drc system 11
1.4 pcb典型設計流程 11
1.5 安裝allegro spb 16.3 12
第2章 design entry cis原理圖設計平台 17
2.1 design entry cis軟體組成 17
2.2 文件類型 18
.2.3 原理圖工作界面 18
2.3.1 原理圖窗口 20
2.3.2 工程管理窗口 24
2.4 設置基本參數 28
2.5 繪圖的基本操作 33
第3章 創建元件原理圖封裝 39
3.1 元件類型和元件庫 39
3.2 項目實例 40
3.2.1 mil-std-1553b匯流排 41
3.2.2 arinc429匯流排 43
3.2.3 can匯流排 44
3.2.4 rs422匯流排 46
3.2.5 增量式編碼器 48
3.2.6 camera link介面 48
3.2.7 tms320f2812 50
3.2.8 xc2s200 50
3.2 創建元件原理圖封裝庫 50
3.3 製作元件原理圖封裝 50
3.3.1 可在生產商網站下載的封裝 51
3.3.2 cadence軟體提供的封裝 52
3.3.3 需要製作的封裝 55
第4章 原理圖設計規范及實例 69
4.1 原理圖設計的一般規范 69
4.2 原理圖實例——伺服電控系統 70
4.2.1 繪制單頁原理圖 70
4.2.2 繪制平坦式原理圖 74
4.2.3 繪制層次式原理圖 78
4.2.4 pcb設計預處理 82
4.2.5 自定義標題欄 90
4.2.6 原理圖設計的後續工作 92
4.2.7 檢查設計規則 95
4.2.8 生成網表 98
4.2.9 生成報表 100
4.2.10 完整的原理圖效果 104
第2篇 pcb布板設計
第5章 pcb editor設計平台 113
5.1 pcb editor界面 113
5.1.1 啟動pcb editor 113
5.1.2 標題欄 114
5.1.3 菜單欄和命令窗口 114
5.1.4 工具欄 117
5.1.5 狀態欄 120
5.2 設置pcb editor工作環境 120
5.2.1 設置系統參數 120
5.2.2 設置用戶設計區 122
5.2.3 文件管理 123
5.2.4 信息顯示 124
5.3 pcb editor的基本操作 125
5.3.1 全局觀察窗口 125
5.3.2 控制面板窗口 126
5.3.3 控制設計窗口中的視圖 130
5.3.4 自定義快捷鍵 133
5.3.5 恢復默認的界面 134
5.3.6 使用strokes 134
第6章 元件pcb封裝製作及其實例 136
6.1 pcb封裝理論 136
6.1.1 封裝分類與方式 136
6.1.2 晶元封裝引出端的識別標志 138
6.1.3 封裝結構中外形尺寸的說明 138
6.1.4 封裝術語 138
6.2 pcb封裝的命名規則 140
6.3 pcb封裝製作方法及其實例 143
6.3.1 封裝符號的基本類型 143
6.3.2 從廠商網站獲取封裝 144
6.3.3 利用向導製作ic封裝 146
6.3.4 手工製作封裝 156
6.2.5 製作連接器封裝 162
6.3.6 用自定義焊盤製作封裝 169
第7章 建立電路板圖 175
7.1 建立板框機械符號 175
7.2 創建電路板 184
7.3 導入網表 192
7.4 工程板圖效果 193
第8章 約束管理器及約束設置 195
8.1 約束管理器 195
8.2 約束對象優先順序 198
8.3 設置設計約束規則 198
8.3.1 設置間距規則 199
8.3.2 設置物理規則 202
8.4 設置設計約束 205
8.5 設置元件屬性 207
8.5.1 添加元件屬性 207
8.5.2 添加網路屬性 209
8.5.3 添加「fixed」和「room」屬性 210
8.5.4 顯示屬性和元素 211
8.5.5 刪除屬性和元素 212
8.6 設置布線約束 213
8.6.1 創建bus 213
8.6.2 設置線路 214
8.6.3 設置阻抗 218
8.6.4 設置最大/最小傳輸延時 219
8.6.5 設置總的布線長度 220
8.6.6 設置差分對 221
8.6.7 設置相對傳輸延時 224
8.7 約束管理器的其他設置 227
8.7.1 設置信號完整性的約束 227
8.7.2 設置時序約束 228
8.7.3 設置在線檢查模式 229
第9章 pcb布局技術及其實例 230
9.1 布局的一般原則 230
9.2 規劃電路板 231
9.2.1 規劃主要元件位置 231
9.2.2 按功能模塊添加「room」屬性 232
9.3 手工布局 237
9.3.1 手動擺放元件 237
9.3.2 按room擺放元件 239
9.3.3 快速擺放其餘元件 242
9.3.4 交互擺放原理圖與pcb 243
9.3.5 交換功能 245
9.3.6 按原理圖頁擺放元件 247
9.3.7 關閉和顯示飛線 248
9.4 自動布局 249
9.5 工程實例的布局效果 253
第10章 pcb鋪銅操作及其實例 255
10.1 鋪銅基本概念 255
10.1.1 碎銅和死銅 255
10.2 平面層鋪銅 256
10.2.1 為gnd層建立shape 256
10.2.2 為電源層建立shape 256
10.3 分割平面層鋪銅 257
10.3.1 使用anti etch分割+5 v網路 257
10.3.2 使用添加多邊形方法分割+1.8 v網路 260
第11章 pcb布線技術及其實例 264
11.1 布線的基本原則 264
11.2 布線的基本設置 265
11.2.1 設置格點 265
11.2.2 設置過孔 266
11.2.3 連接導線 268
11.2.4 刪除導線 270
11.2.5 移動導線 270
11.2.6 修整導線 270
11.2.7 添加和替換過孔 270
11.2.8 實時顯示布線長度 271
11.2.9 顯示分布參數 272
11.3 扇出布線 272
11.4 群組布線 275
11.5 蛇形布線 277
11.6 差分對布線 278
11.7 高速網路布線 280
11.8 45°角布線調整 283
11.9 改善布線連接 284
11.10 優化布線 289
11.11 自動布線 293
11.11.1 使用auto router自動布線 293
11.11.2 使用cct布線器自動布線 295
第12章 pcb後續處理 298
12.1 添加測試點 298
12.1.1 自動添加測試點 298
12.1.2 手動添加測試點 300
12.1.3 手動刪除測試點 301
12.2 表層鋪地銅 301
12.3 drc檢查 306
12.4 重排元件序號 308
12.5 調整文字 309
12.6 添加文字信息 310
12.7 回注 310
第13章 pcb設計輸出 313
13.1 輸出光繪文件 313
13.1.1 設置aperture參數 313
13.1.2 設置光繪參數 316
13.1.3 輸出artwork文件 317
13.1.4 瀏覽gerber文件 334
13.2 pcb列印輸出 336
13.3 報表輸出 339
第14章 高速pcb設計概要 341
14.1 高速pcb的概念 341
14.1.1 高速電路 341
14.1.2 確定高速信號 341
14.1.3 傳輸線 341
14.1.4 傳輸線效應 342
14.1.5 避免傳輸線效應的方法 344
14.2 電子線路設計准則 345
14.3 信號完整性模擬 348
14.4 電磁兼容性設計 349
14.4.1 環路 349
14.4.2 濾波 349
14.4.3 器件速度 351
14.5 電源完整性設計 351
14.5.1 電源分配系統 352
14.5.2 地反彈 352
14.5.3 去耦電容 352
14.5.4 一般設計准則 353
第3篇 pcb板模擬
第15章 模擬前的准備工作 355
15.1 ibis模型及其驗證 355
15.1.1 ibis模型的物理描述 355
15.1.2 驗證ibis模型 356
15.2 預布局 363
15.3 電路板設置要求 366
15.3.1 設置疊層 366
15.3.2 設置直流電壓值 368
15.3.3 設置器件 369
15.3.4 分配si模型 371
15.3.5 si檢查 373
第16章 pcb板的si模擬技術 375
16.1 pcb si的基本環境和功能 375
16.1.1 設置顯示內容 376
16.1.2 顯示網路飛線 377
16.1.3 確定ddr_a7網路的元件 378
16.1.4 在板框內擺放元件 379
16.2 pcb si的模擬流程 380
16.3 設置pcb si的模擬參數 382
16.3.1 模擬參數 382
16.3.2 設置模擬參數 382
16.4 sigxplorer工具 384
16.5 sigwave工具 386
第4篇 spb電路設計綜合實例
第17章 經典實例1——dsp數字視頻處理系統 391
17.1 整體設計規劃 391
17.2 製作元件封裝 402
17.2.1 利用向導製作ic封裝 402
17.2.2 手工建立封裝 408
17.2.3 利用封裝生成工具建立封裝 408
17.3 原理圖設計 409
17.3.1 建立項目 409
17.3.2 原理圖頁面的基本設置 411
17.3.3 創建元件庫及製作元件 411
17.3.4 繪制原理圖 415
17.3.5 完善原理圖 417
17.3.6 生成網表 421
17.4 pcb板圖設計 422
17.4.1 建立pcb電路板 422
17.4.2 導入網表 427
17.4.3 在pcb板上擺放元件 427
17.4.4 pcb板圖的布局 429
17.4.5 生成元件清單 429
17.5 pcb板圖信號完整性模擬 430
17.5.1 建立差分對 430
17.5.2 模擬前准備工作 432
17.5.3 模擬差分對 439
17.5.4 差分對約束 448
17.6 輸出工程文件 451
17.7 實例小結 451
第18章 經典實例2——基於fpga+sdram的圖像顯示板設計 452
18.1 項目背景 452
18.2 建立工程與設計原理圖 453
18.2.1 建立工程 453
18.2.2 原理圖設計 457
18.3 sdram時序分析 463
18.4 pcb板圖信號完整性模擬過程 467
18.4.1 模擬前的准備工作 468
18.4.2 提取模擬信號 469
18.4.3 查看模擬信號參數 471
18.4.4 設置模擬前的參數 473
18.4.5 設置模擬分析內容 476
18.4.6 多值模擬結果輸出與顯示波形 477
18.4.7 產生電氣約束 480
18.5 關鍵信號si模擬結果分析 481
18.6 輸出工程文件 486
18.6.1 生成gerber文件 488
18.6.2 生成鑽孔文件 489
18.6.3 輸出元器件報表 490

㈣ Allegro PCB選擇點亮網路時怎樣顯示是全部高亮像PADS一樣

display--->assign
color
在options裡面選擇顏色
在find裡面把net打勾
選擇需要高亮的網路
另外把你需要高亮的net建成一個bus，然後每次想高亮這些線就直接點hilight，然後在find裡面選擇properties，選擇你的bus名就行了。

㈤ cadence allegro 不同網路如何同時高亮

把你需要高亮的NET建成一個BUS，然後每次想高亮這些線就直接點HILIGHT，然後在FIND裡面選擇Properties，選擇你的BUS名就行了。